پورتال همایش های دانشگاه رازی
  • صفحه اصلی
  • اخبار
  • گالري عکس
  • آرشیو مقالات
  • آیین نامه ها و فرم ها
  • لینک های مرتبط
  • سایت دانشگاه
  • تماس با ما
Bootstrap Touch Slider
  1. :. صفحه اصلی
  2. آرشیو مقالات رویداد ها
  3. مجموعه مقالات بیستمین کنفرانس ملی دانشجویی مهندسی برق ایران
  4. مقاله معماری وفقی آشکارساز اسپایک با ویولت برای مرتب سازی اسپایکهای نورونی در FPGA
عنوان رویداد : بیستمین کنفرانس ملی دانشجویی مهندسی برق ایران
تاریخ برگزاری : 19 خرداد ماه 1400

معماری وفقی آشکارساز اسپایک با ویولت برای مرتب سازی اسپایکهای نورونی در FPGA

Adaptive Spike Detector Architectures with Wavelet for Online Neural Spike Sorting on FPGA
نویسندگان :

پیام پاکروان ( دانشگاه تهران ) , پدرام پاکروان ( دانشگاه امام حسین (ع) )

دانلود فایل   

چکیده

The extracellular recording system has been extensively used in different fields ranging from fundamental neuroscientific research to clinical usages. Spike detection is a basic step in the online neural spike sorting for the decomposition of neural recordings. However, in the spike sorting system, how to accurately detect spikes from the signal acquisition system in real-time is yet the main incentive function. also, the common difficulty in Brain-Machine Interface (BMI) is the Changes in neural signals over time, which require training again. However, repeated training is not appropriate in true use reason. We used the wavelet transform coefficients as method spike detection in neural recordings, versus to adaptive amplitude threshold system. This paper presents a simple front-end circuit for detecting action potentials (AP) in extracellular neural recordings. By implementing a real-time, adaptive algorithm to specify an efficient threshold for robust spike detection. Threshold value online with supervision the standard deviation of wavelet coefficients, the suggested detector can adaptively fix for every channel separately without need user interposition. The characteristics and implementation result of the designed spike sorting system on a Xilinx Spartan-6 XC6SLX9 field-programmable gate array (FPGA) are presented. The archetype tetrode spike detector was implemented and tested in an FPGA. This method provides spike detection with almost 90% accuracy even until the signal-to-noise ratio (SNR) is low.

کليدواژه ها

Adaptive Threshold, Hardware Architectures SWT, Moving Standard Deviation, Spike Sorting

کد مقاله / لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است :

نحوه استناد به مقاله

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
پیام پاکروان , 1400 , معماری وفقی آشکارساز اسپایک با ویولت برای مرتب سازی اسپایکهای نورونی در FPGA , بیستمین کنفرانس ملی دانشجویی مهندسی برق ایران

برگرفته از رویداد



بیستمین کنفرانس ملی دانشجویی مهندسی برق ایران
تاریخ برگزاری : 19 خرداد ماه 1400


دیگر مقالات این رویداد

  • افزایش تاب آوری ریزشبکه ها در هنگام وقوع سیل با استفاده از بازآرایی و تخصیص منابع تجدیدپذیر
  • روش نوین مبتنی بر پردازش تصویر جهت تشخیص و محاسبه سری هارمونیک‌های موجود در تصویر شکل موج
  • کنترل مقاوم سیستم آونگ هوایی در حضور نایقینی
  • طراحی و شبیه‌سازی حسگر گاز در ابعاد نانو با تاثیر شارژ پلاسما و تکنیک الکترواستاتیک
  • روش نوین پنهان‌نگاری مبتنی بر روش LSB-Embeding، جهت مخفی نمودن متن در لبه‌های موجود در تصویر
  • Electronic design and control of the waiter robot through deep learning
  • مروری بر روش های پیش بینی فریم Intra با استفاد از شبکه های عصبی مصنوعی
  • پیش‌بینی قطعی خطوط شبکه برق در هنگام وقوع سیل با استفاده از هوش مصنوعی
  • ارزیابی الگوریتم تصمیم گیری هرس درخت برای دقت پیچیدگی و طبقه بندی(مطالعه موردی)
  • مبدل ZVS موازی جدید، با تعداد سوئیچ های فعال کم و مقدار اندوکتانس خروجی پایین
  • تماس با ما


    نشانی: کرمانشاه، طاق بستان، خیابان دانشگاه، دانشگاه رازی
    تلفن: ۶-۳۴۲۷۷۶۰۵-۰۸۳
    کدپستی: ۶۷۱۴۴۱۴۹۷۱
    پست الکترونیکی: info@razi.ac.ir
    مدیر تارنما: webmaster@razi.ac.ir

    © کلیه حقوق متعلق به دانشگاه رازی کرمانشاه می‌باشد.

    همایش نگار (نسخه 10.0.12)    [مدیریت سایت]